PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-272556

(43)Date of publication of application: 26.11.1987

(51)Int.Cl.

H01L 21/88

H01L 27/00

H01L 29/78

(21)Application number : 61-116470

(71)Applicant : FUJITSU LTD

(22)Date of filing:

20.05.1986

(72)Inventor: KATO TAKASHI


TAGUCHI MASAO

(54) THREE-DIMENSIONAL SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE AND MANUFACTURE **THEREOF**

(57)Abstract:

PURPOSE: To form a 3-dimensional IC laminated in multiple layers in high yield by using a unit 3-dimensional element having a semiconductor circuit electrically connected through a conductor post passing through a semiconductor substrate on both sides of the substrate and connecting terminals led on an insulating film to be coated from the conductor circuits.

CONSTITUTION: A 3-dimensional semiconductor integrated circuit device is composed to include a unit 3-dimensional semiconductor integrated circuit element A having semiconductor circuits 2a, 2b on both side surfaces of a semiconductor substrate 1 so that the circuits 2a, 2b are electrically connected by a conductor post 4 insulated from the substrate 1 through the substrate 1 and connecting terminals 6, 7 led from the circuits 2a, 2b on at least one of insulating film 5 to be coated of the films 5 for covering the circuits 2a, 2b. Thus, since the 3-dimensional ICs are formed of multilayer unit of the unit 3-dimensional IC element of both side structure, its integration density is improved. Since it has a laminated structure, good components can be sorted at every semiconductor circuit of each layer to be laminated, its manufacturing yield is improved.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑩日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭62-272556

@Int_Cl_4

識別記号

庁内整理番号

. 49公開 昭和62年(1987)11月26日

H 01 L 21/88 27/00 29/78 6708-5F 8122-5F

7514-5F

審査請求 有

発明の数 2 (全11頁)

49発明の名称

三次元半導体集積回路装置及びその製造方法

创特 願 昭61-116470

②出 願 昭61(1986)5月20日

⑦発 眀 者

理

细代

加 藤

降 瓦

川崎市中原区上小田中1015番地 富士通株式会社内

砂発 眀 考

 \blacksquare

弁理士 井桁

男 川崎市中原区上小田中1015番地 富士通株式会社内 川崎市中原区上小田中1015番地

①出 顖 人 富士通株式会社

貞一

細

1. 発明の名称

三次元半選体集積回路装置及びその製造方法

2.特許請求の範囲

1. 半選体基板(1) の岡面に半導体回路(2a) (2b) が形成され、

該半導体回路(2a)(2b)が該半導体基板(1) を貫 浦する該半選体基仮と絶縁された導電体ポスト (4) によって電気的に接続されてなり、

且つ、該半選体回路(2a)(2b)上を覆う被覆絶縁 膜(5x) 紡鮒の少なくとも一方の被覆絶縁膜の表面 に、その下部の半導体回路(2a)(2b)から導出され た接統端子(6)(7)を有する単位三次元半導体集積 回路素子(A) を含んでなることを特徴とする三次 元半導体集積回路裝置。

2. 前記半導体基板の表面の半導体回路がRO M回路よりなり、返面の半導体回路が該ROM配 線の一部よりなることを特徴とする特許請求の範 囲第1項記載の三次元半導体集積回路装置。

- 3. 前記半導体回路を覆う被覆絶縁膜の上層部 が、然硬化性シリコン樹脂よりなることを特徴と する特許請求の範囲第1項記載の三次元半導体復 稳回路装置。
- 4. 前記導電体ポスト先端と核半導体回路若し くは回路配線との接続が、接近保体ポスト先端部 の同囲に埋込まれた塗布絶縁膜上でなされてなる。 ことを特徴とする特許論求の範囲第1項記載の三 次元半郊体编穑回路装置。
- 5. 半導体基板の設面に未貫通穴を形成し、核 未貫通穴の内面に絶縁膜を形成し、該未貫通穴を 導電体で埋めることによって該半導体基版に該半 導体基板から絶縁された導電体ポストを形成する 丁程之,

該半導体基板の表面に該導電体ポストの上端部 に電気的に接続する第1の半導体回路を形成する 工程と、

該半導体基板上に第1の被覆絶縁膜を形成し、 該第1の被覆絶縁膜の姿面に該第1の半再体回路 から接続端子を選出する工程と、

該半導体基板上に支持基板を貼着した後、該半 導体基板の裏面を研磨して該導電体ポスト下端部 を表出せしめる工程と、

核半導体装板の裏面に、該導電体ポストの下端 部に電気的に接続する第2の半導体回路を形成す る工程と、

該半導体基板の裏面上に第2の被覆絶縁膜を形成し、該第2の被覆絶縁膜の表面に第2の半導体 回路から接続端子を導出する工程とを有すること を特徴とする三次元半導体集積回路装置の製造方法。

6. 前紀第1、第2の被型絶縁膜が、気相成長 絶縁膜と該気相成長絶縁膜上に塗布した熱硬化性 シリコン樹脂膜よりなることを特徴とする特許請 状の範囲第5項記載の三次元半導体集積回路装置 の製造方法。

7. 前記導電体ポストの先端部と半導体回路と を接続するに際して、該半導体基板面の導電体ポ ストの周囲に凹部を形成し、該凹部に塗布絶縁膜 を埋込み、該塗布絶縁膜に該事電体ポストの先端

発明の効果

(概 要)

半導体基板の阿面に該基板内を質過する導電体ポスト(スルーホール)を介して相互に電気的に接続する半導体回路を有し、それぞれの半導体回路から被型絶縁膜上に接続端子が導出されてなる単位三次元半導体集積回路案子により構成される三次元半導体集積回路とその製造方法。

(産業上の利用分野)

本発明は、半導体集積回路装置が経方向に積層 高集積化されてなる三次元半導体抵積回路装置 (IC) の改良に関する。

そして扱!Cの高集積化はチップの拡大、素子 及び配線の微細化と高密度配置等によって逸成さ 部を突出せしめる凹部を形成し、該羽電体ポストの突出部及び盤布絶縁膜上に半導体回路の配線材料層を形成する工程を有することを特徴とする特許確求の範囲第4項記載の三次元半導体集積回路 設置の製造方法。

3. 発明の詳細な説明

〔月 次〕

挺燛

産業上の利用分野 従来の技術 発明が解決しようとする問題点 問題点を解決するための手段

作用

実施例

構造の一実施例の側断面図(第2図) 製造方法の一実施例の工程断面図(第3図) 配線コンタクト部形成工程図(第4図) PROM適用例の模式図(第5図) マスクROM適用例の模式図(第6図)

れていた。

然しながらこの方法では、チップの大きさが制限されることから集積度に限界を生ずるので、更に集積度の向上を図るために三次元構造の半遠体」Cが開発されている。

〔従来の技術〕

従来、三次元 [C の製造方法として一般化しているのは S O I (Silicon On Insulator)技術を用いる方法である。

この方法によれば、下部の半選体 光子上に絶縁 膜を気相成長し、該絶縁膜上に多結晶シリコン層 を気相成長し、レーザアニール等の方法により該 多結晶シリコン暦を再結晶化し、該再結品シリコン暦に上部の半導体素子を形成することにより三次元 I C が製造される。

しかしこの方法は、レーザアニールに際して結 品粒界の少ない良質の再結品シリコン層を再現性 良く形成することが難しいことにより、多層に積 層される三次元 I C を歩留り良く形成するのが極

特開昭62-272556 (3)

めて困難であるという問題があった。

また、該三次元IC内にマスクROMを配設しようとすると、情報の番込みに相当するコンタクト窓の形成工程が、三次元構造を形成するプロセス工程の中途に入って来るため、ROM情報入手から出荷までの製造手番が非常に長引くという問題を生ずる。

(発明が解決しようとする問題点)

本発明が解決しようとする問題点は、従来方法による三次元ICが、多層に積層することが製造歩留り上不可能に近く(1 層当たり50%の歩留りとすると 4 層積層しただけで 6 %程度の歩留りに下がってしまうので実用的でない)、また短手番による所要マスクROMの配設が困難であった点である。

[問題点を解決するための手段]

上記問題点は、半導体基板(1) の両面に半導体 回路(2a)(2b)が形成され、該半導体回路(2a)(2b)

ポストの下端部に電気的に接続する第2の半導体 回路を形成する工程と、該半導体基板の裏面上に 第2の被覆絶縁膜を形成し、該第2の被覆絶縁膜 の表面に第2の半導体回路から接続端子を導出す る工程とを有する本発明による三次元半導体集積 回路装置の製造方法によって解決される。

(作用)

即ち本苑明によれば第1図に模式側断面を示す原理図のように、半導体基板(1)の両面に選選体ポスト(4)で相互に接続された半導体回路が形成されるので、1枚の半導体基板に形成される半導体回路の集積度は2倍に向上し、更に該単位三次元1 C(A)がその両面に選出された接続端子(6)(7)を介して電気的に接続されて積み異ねられるので、高集積度の多重積層構造の三次元1 C(B)を形成することが可能になる。

また各層の半導体回路(2a)(2b)を構成する半導体案子は総て半導体単結晶基板(1) によって形成されるのでその特性は安定すると同時に、上記積

が該半選体基板(1) を貸過する該半選体基板と題縁された導電体ポスト(4) によって電気的に接続されてなり、且つ、該半選体回路(2a)(2b)上を覆う被覆絶繰膜(5s) (8k以の少なくとも一方の被覆絶繰脱の表面に、その下部の半選体回路(2a)(2b)から選出された接続端子(6)(7)を有する単位三次元半選体銀積回路素子(A) を含んでなる本発明による三次元半選体銀積回路装置、及び、

み重ね構造(B) がとれることにより特性選別を各層の半導体回路(2a)(2b)ごとに行うことが可能になるので、多層構造の三次元ICの製造歩留りが大幅に向上する。

更にまた上記積み低ね構造(B) がとれることにより、基板(1) 下面の配線変更が積み上げ積層工程の直前で単位三次元 I C 素子(A) ごとになし得るので、R O M 情報の変更等に際しての配線変更が極めて容易になり、R O M を含んだ多層構造の三次元 I C の製造手番も大幅に短縮される。

(寒施例)

以下本発明を図示実施例により、具体的に説明 する。

第2図は本発明の構造の一実施例を示す模式側断面図、第3図(a)~(1)は本発明の製造方法の一実施例を示す工程断面図、第4図は選電体ポストと回路配線とのコンタクトの形成方法を示す工程断面図、第5図は本発明に係るPROMの構造を示す模式平面図(a)及び模式側断面図(b)、第6図は本

特開昭62-272556(4)

発明に係るマスクROMの回路図(a)、情報"1"の場合の模式側断面図(b)及び情報"0"の場合の模式側断面図(c)である。

全図を通じ同一対象物は同一符合で示す。

本発明に係る積層構造の三次元 [C は例えば第2 図に示すように、セラミック等よりなる配線基板46上に第1 の単位三次元 [C 素子(A₁) が固着され、更にその上に第2 の単位三次元 [C 素子(A₂) が積層固治されてなっている。

即ち、第1の単位三次元!C 案子(A,) は、例えば p 型シリコン(p-Si) 基板 1 の表面に第1の n チャネルMOSトランジスタ(Tr1) を含む第1の半導体回路が形成され、且つ裏面に第2の n チャネルMOSトランジスタ(Tr2) を含む第2の半導体回路が形成され、例えば二酸化シリコン(SiOz)よりなる B 間絶縁膜 26及び41上に配設されたを要配に 型の n・型多結晶シリコン (ポリSi) 回路配線 27と42とが、p-Si 基板 1 を貫通し且つp-Si 基板 1 との間がSiOz 絶縁膜 3 によって絶縁された n・型ポリSi よりなる 事質体ポスト4a、4bによって電気

れることにより第1の単位三次元IC素子(A.) 上に積層されてなっている。

以下に本発明の三次元(Cをその製造方法により更に詳細に説明する。

第3図(a)参照

本発明の方法により例えば本発明の構造に係る三次元n-MOSICを形成するに際しては、p-Si基板1の衷面1aの所定の複数位置に、通常のイオンミーリング法或いはリアクティブ・イオンエッチング法により、例えば直径2~4μm、次次・10μm程度の未貫通穴21a,21b等を形成し、次の内面を含む基板1上に厚さ例えば5000 A程度の5i0, 地縁度3を形成し、次いで気相成長により破基板上に、上記未貫通穴21a,21b等を充域し得る厚さに第1の導電体となるn・型ポリSi層104を形成する。

第3図(6)参照

次いで等方性ドライエッチング手段によるエッチパックを行って基板 1 上面のボリSi層104 のみ

的に接続され、両面の半導体回路上が少なくとも 上層部に無硬化性シリコン樹脂層を有する被覆組 緑膜29、45で覆われ、下部の回路配線27、42から 前配被覆絶緑膜29、45の裏面に例えばアルミニウム(A1)よりなる接続端子即ち無圧着端子6a、6b、7a、7bがそれぞれ導出されてなっており、 熱圧着 手段によりセラミック等よりなる配線基板46上に7a、7bを介し電気的に接続し、且つ被覆絶緑膜45 を構成する熱硬化性シリコン樹脂層を介して強固に融着固定されている。

そして第2の単位三次元 I C 素子(A」) は裏面部の熱圧希端子6a、6b及び熱硬化性シリコン樹脂層29b を形成しないことを除いて第1の単位三次元 I C 素子(A」) と同様の構造を有し(回路構然の動同一とは限らない)、熱圧者手段により無子(A」) の熱圧 着端子6a、6bと電気的に接続され、且の場所の被関絶縁膜45を構成する熱硬化性シリコン樹脂層により第1の単位三次元 I C 素子(A」) 炎面の熱硬化性シリコン樹脂層29b と強固に融着固定さ

を選択的に除去し、次いで通常のプラズマエッチング等により基板 1 上面のSiOz絶縁膜 3 を除去し該基板 1 内に n 型ポリSi 層 104 よりなりSiOz絶縁膜 3 によって基板 I と絶縁された勇能体ポスト4a、4b等を形成する。

第3図(c)参照

次いで、熱酸化によるゲート酸化脱の形成、化学気相成長(CVD) 法及びリアクティブ・イオンエッチング(RIE) 法によるゲート電極の形成、イオン注入法によるソース・ドレイン領域の形成成成の工程を有する通常のMOSプロセスによりSiゲート電極23、n・型ソース領域24、n・型ドレンジスタ(fr1)、及び図示しない抵抗、キャパンタ等の業子を形成する。

そして該主面上に、CVD 法より例えば厚さ5000 A 程度のSiO。層間絶縁膜26を形成する。

第3図(0)参照

次いで、通常のリソグラフィ技術により上記題

特開昭62-272556(6)

間絶縁膜26にコンタクト窓を形成し、次いでCVD 法による n・型ポリSI層の形成、通常のリソグラフィ技術によるパターンニングの工程を経て、該 層間絶縁膜26上にソース配線27、図示しないドレイン配線及びその他の配線28等のポリSI回路配線 を形成する。なおこの際、例えばソース配線27を 導電体ポスト4bの上端部に、その他の配線28を導 健体ポスト4bの上端部にそれぞれコンタクト窓を 介し接触せしめる。

次いで上記配線が形成された主面上にCVD 法により厚さ5000人程度の第1の被覆絶縁膜(パッシベーション膜)29a を形成し、次いで該主面上にスピンコート法により、

CH 3

(CH₃)₃Si0-Si-0 - (CH₃)₃

0

-----PMSS

 $(CB_3)_3Si0 - Si - 0 - (CH_3)_3$

CH z

上記に分子構造を示すシリル化ポリメチルシルセ

ト及び0zガスによるエッチバック工程を経てレジスト34を埋込む。

第3図(s)参照

次いで、上記レジスト34をマスクにして該主面上のA1層106 を選択的にエッチング除去し、次いでレジスト34を除去することによって、前記被覆絶緑膜29(29a及び29b)に埋込まれソース配線27及びその他の配線28に接するA1の核統端子即ち熱圧着端子6a及び6bを形成する。

第3図的参照

次いで上記基板の主面(製面)側に、然可塑性 又は然分解性を有し且つ湿性雰囲気熱処理で剝離 可能な樹脂例えばポリイミド35によって、石英等 よりなる支持基板36を貼着し、該シリコン基板1 の裏面を通常の平面研磨手段により遊覧体ポスト 4 a、 4 b 等の下端部が表出するまで平面研磨し、 最終的にメカニカルケミカルエッチング等の方法 により設面仕上げする。この際、シリコン基板の 厚さは例えば5~7 μ m 程度となる。

次いで該半導体基板1の圧面にデバイスを形成

スキオキサン(PMSS)等の熱硬化性シリコン樹脂層 よりなる第2の被覆絶縁膜29bをその表面が平坦 化する厚さに塗布形成する。

第3図(e)参照

次いで該拡板を 100 で程度に加熱して上記PMSS よりなる第 2 の被覆絶縁膜 29b 中の溶剤を落発させた後、該第 2 の被覆絶縁膜 29b 上にエッチングマスクとなる 2000 人程度の厚さのアルミニウム (A 1) 層 30 を形成し、通常のリソグラフィ技術により 該 A 1 マスク層 30 に 然圧 着端子形成領域に対応する 開孔 31a 、 31b を形成し、酸素プラズマにより被 覆絶縁膜 29b をエッチングし、次いで CHF 1 ガス等による R 1 B 処理を行って被 覆絶縁膜 29a 及び 29b に 前記ポリ S i 配線例えば 27 及び 28の一郎を 表出する 開孔 32a 、 32b を形成する。

第3図(1)参照

次いで該主面上に蒸着法等により被覆絶縁膜29 より厚く又は等しく熱圧脅端子用の金属層例えば A1層106 を形成し、次いで該A1層106 の前記開孔 32a、32b 上に形成された凹部33に、スピンコー

する工程に入るが、この裏面デバイス形成工程は 半導体基板 1 が薄く強度が弱いため、半導体基板 1 を上記支持基板36に貼着したままで行われる。

そのため上記ポリイミド35等の貼着用樹脂の分解等を抑えて接着強度を維持する必要があり、悲 板温度を上昇させることは避けなければならない。 従って気相成長、不純物導入領域の活性化等の熱処理は総てレーザ等短時間のパルス照射によって 達成される表面加熱手段によって行われる。

第3図(1)参照

先ず 100 forr程度に減圧したモノンラン(Siffa) と酸素(0x)の混合ガス中で該シリコン悲板 1 の裏面のみをレーザ照射により400~500 で程度に昇温し、該裏面上にCVD 法によるゲートSiOx膜36を形成し、次いで 100 forr程度に減圧したSilfaとフォスフィン(PHx) の混合ガス中で該基板 1 の裏面のみを600~650 程度に昇温し上記ゲートSiOx膜37上に厚さ5000 A 程度の n・型ポリSi 層を形成し、通常のリングラフィ手段によりパターンニングして上記 n・型ポリSi 層よりなる第 2 のゲート電極

特開昭62-272558 (6)

38を形成し、次いで通常の選択イオン注入技術により核り型シリコン基板1の裏面に上記第2のゲート電極38に整合して砒素(As)を注入し、レーザ照射により核イオン注入領域を850~900 で程度に加熱し活性化してn・型の第2のソース領域39及び第2のドレイン領域40を形成する。

第3図(1)会昭

次いで前記同様Sill.とO.の混合ガス中でレーザ照射して上記基板の裏面上に厚さ5000 A程度的組織機は1を形成し、次いで該SiO.層間絶縁機は1における例えば導電体ポスト4aの上部を域40のソース領域39上部、第2のドレーがの上部を形成し、変数を行って接基板のより1、通常の方法により、で前記同様Sill.とPH。の混合ガス中でルーツのカウラフィ手段によりコンタクトを形成レーザのよりに厚さ5000 A程度のカーンで前記同様Sill.とPH。の混合がス中でルーツを行って接基板の成し、通常の方法により、いまなり、シースに終42、ドレイン領域40に接する第2のドレースに終42、ドレイン領域40に接する第2のドレースに終42、ドレイン領域40に接する第2のドレースに終42、ドレイン領域40に接する第2のドレースに終42、ドレイン領域40に接する第2のドレースに終42、ドレイン領域40に接する第2のド

次いで上紀然圧着端子7a、7h等を介し各案子 (半導体回路) 毎の特性選別がなされ、良品の素 子がマーク或いは記憶される。

第3図(1)参照

次いで該三次元 I C を更に高集積化するに際しては、上記単位三次元 I C 宏子(A₁)、(A₃)等が積み重ね積層される。

次いで上記熱圧符のなされた単位三次元 I C 素子(A1)の上部を選択的に支持基板36の基面からの

イン配線43、導電体ポスト4bの端面に接する第2 のその他の配線44を形成する。

第3図(k)参照

次いで該基板の裏面上にスピンコート法により 厚さ1μm程度のPMSS層よりなる被関絶縁膜45を 形成し、第2図(e)~(6)で説明したのと同様な方法 により、A1からなり、被覆絶縁膜45の姿面に例え ば第2のソース配線42を導出する熱圧着端子7a及 び第2のその他の配線44を導出する熱圧着端子7b を形成する。

次いで図示しないが、上記基板をレーザスクライブ等の方法によりチップ形状に切断して画面構造の単位三次元 I C 素子(A) が完成する。なお上記切断は貼着樹脂即ちポリイミド層35に遊するように行われる。

なお上記単位三次元(C 素子(A) が積層に際して最上部素子専用に用いられる場合には、PMSSよりなる第2の被覆絶縁膜29b の形成及び表面側の熱圧着端子6a、6bの形成工程は省略されることもある。

ランプ、レーザ等のエネルギー線(L) 照射により 100~250 で程度に温性雰囲気中で加熱し、貼着 樹脂即ちポリイミド35を剝離させ、熱圧着された 単位三次元 I C 紫子(A1)を支持装板36から分離する。

次いで酸素プラズマ処理等により上記単位三次 元 I C 素子(A₁)の上面に付着しているポリィミド を完全に除去する。

第2図参照

次いで配線基板を介して200~250 ℃に加熱された上記単位三次元 I C 素子(A1)上に、前述と同様な方法で別の良品単位三次元 I C 素子(A2)を、 熱圧者端子6aと7a、6bと7bをそれぞれ位置合わせした状態で熱圧着しその相互間を質気的に接続図着せしめる。

この際前述のようにPMSS層 29b 及び45は溶融し、 しかる後固化するので単位三次元 I C 索子(A₁)と 単位三次元 I C 衆子(A₂)は該PMSS層を介して強固 に融着固定された状態で積層される。

なおここで、単位三次元 I C 衆子(A2)は積層の

特開昭62-272556(プ)

際上部専用に用いられるために、上面(表面)側のPMSS層29b 及び熱圧着端子6a、6bは形成されていない。

次いで、前述の方法と同様の手段で単位三次元 ! C 素子(A_e)上から支持基板36を剝離する。

上記本発明の構造において導電体ポストが細い場合には、層間絶縁膜の接返電体ポストに対するコンタクト窓の位置ずれ等により回路配線と基板が短絡することを避けるために導電体ポスト先端部同辺の基板面に凹部を形成し、該凹部内に向記PMSS等の塗布絶縁膜を埋込み、該埋込み絶縁膜上で導電体ポスト先端部と回路配線との接続を行う構造が用いられる。

この構造を用いる際には下配に第4図(a)~(c)を 参照して説明する方法が用いられる。

第4図回参照

導電体ポスト4の形成されたSI基板1上に該導 電体ポスト4先端部の周囲を取り囲む環状の開孔 51を有するレジストマスク膜52を形成し、該レジ ストマスク膜52の開孔51を介し等方性のエッチン

ーパエッチングにより導電体ポスト4に沿ったSi 0 ± 链緑膜 3 を含む塗布絶緑膜54に凹部が形成され 図示のように導電体ポスト4 の先端部が僅かに突出し、回路配線層27がこれを包み込むように被着 されるので、導電体ポスト4 と回路配線27とのコンタクト品質が向上する。

なお上記配線接続方法は基板度面側にも同様に 適用される。

次ぎに本発明の絶縁膜を電気的に破壊して情報の書込みを行う絶縁膜破壊型PROMへの適用例について、第5図に示す平面図(a)及び側断面図(b)を参照し説明する。

図中、11は基板裏面にある電源配線、12は衰異をつなぐ配線(導電体ポスト)、13はMOSトランジスタのソース/ドレイン領域14b との接続部、14a、14b はソース/ドレイン領域、15はワード線、115 は隣のセルのワード線、16はプログラム素子、17はビット線である。

このPROMセルでプログラミングを行う場合、 掛込み対象となるセルのワード線15を駆動し、ビ グ手段例えば弗硝酸系の液によるウェットエッチングにより該導電型ポスト 4 と基板 1 の間に介在せしめられている SIO * 絶縁膜 3 の周囲に例えば幅 2 μm、深さ 1 μm 程度の凹部 53 を形成する。

第4図(b)

上記レジストマスク膜52を除去した後、核基板面の上記凹部53内にスピンコート法等によりPMSS等の塗布絶縁膜54を埋込む。

第4図(c)参照

次いで接基板面にCVD 法によりSiO.層間絶縁機26を形成し、次いで通常のリソグラフィ手段により設SiO.層間絶縁機26にコンタクト窓55を形成し、次いで通常の配線形成法により該コンタクト窓55 部において導電体ポスト4に接触するポリSi回路配線27を形成する。

以上の方法によると、導電体ポスト4先端部の 周囲に広い範囲で堕布絶縁限54が埋込まれるので、 コンタクト窓55が多少位置ずれしても回路配線27 が装板1に短絡することはない。

またコンタクト窓のエッチング形成に際し、オ

ット線17をプログラミング用の高電位にする。これによってプログラム案子16が破壊されてビット線17とソース/ドレイン領域14a との導過が起こる。プログラム案子16は100 人程度の薄い絶縁膜、 竣いはポリSiによって形成される。(ポリSiの場合プログラム中に流した電流による発熱により周囲から不純物がポリS1中に拡散してその導電率が変化する現象が利用される。)

この場合、プログラミングに必要なパルス電流 の瞬時値は、健認配線の抵抗によって変化する。

図示しないが基板の片面にデバイスが形成される が来の構造においては、上記電源配線が水が形成される がよいては、上記電源を放放性の片面にが成立れる場合においては、上記電源が水の内で 構成されていた。そのため配線抵抗が不易でないで、 はな値が大きくとれず、 被込みが容易で上記で いった問題が発生するので、 設計時点で上記で 記線を金属配線層で補強する等の対策が必要で 記線を金属配線層で補強する等の対策が必要で で、 で、 としてこのとき、 ビット線も金属配線で のた。 そしてこのとき、 ビット線も金属に のた。 としてこのとき、 ビットのに のた。 としてことは出来ず、 セルアレー内に無

特開昭62-272556(8)

駄な電源配線が走るといったことが不可避になり、 そのため集積度の低下を招くという問題点があっ た。

本発明を適用すれば第5図に示すように、電源は基板1に形成したスルーホール(導電体ポスト)12を介して基板1の裏面から給電できるので、電源配線11は基板の裏面にピット線17等の製面の配線と独立に最適化し幅広い低抵抗の金属材料により低抵抗に形成することができる。

従って、該ROMアレーの集積度の向上が図れ、 且つ書込みが容易に且つ確実に行われるようにな るのでその信頼度が向上する。

次ぎに本発明のマスクROMへの適用例について、第6図に示す回路図(a)、情報"1"の場合の 模式側断面図(b)、情報"0"の場合の模式側断面 図(c)を参照して説明する。

図中、HLはワード線、BLはピット線、Vcc は電源線、H1、H2はメモリ用トランジスタ、 1 は基板、3 は絶縁膜、 4 は表取をつなぐ配線(導電体ポスト)、14a 、14b はメモリ用トランジスタのソー

スノドレイン領域、18は碁板裏面の層間絶縁膜を示す。

このようにするとマスクROMの形成を、プロセス工程の最終段階即ち三次元!C 満子を積層する道前の段階で容易に行えるので、マスクROM 情報変更に伴う酸マスクROMを有する三次元!C の出荷手番が大幅に短縮される。

(発明の効果)

以上説明のように本発明によれば三次元ICが、 半導体基板の両面に、該半導体基板を貫通して形 成された導理体ポストを介して相互に接続された 半導体回路が形成されてなる両面構造の単位三次 元IC紫子の多重積層体によって形成されるので 集積密度が向上する。

また各層の半導体回路を構成する半導体素子は 総て半導体単結晶基板の両面に直に形成されるの でその特性は安定すると同時に、上記積み重ね構 造であることにより良品の選別を各層の半導体回 路ごとに行って積層することが可能になるので製 造歩留りが大幅に削上する。

更にまた上記積み重ね構造であることにより、 拡板下面の配線変更が積み上げ(積層) 工程の直 前で単位三次元 I C 素子ごとになし得るので、 R O M 併報の変更等に際しての配線変更が極めて容 易になり、 R O M を含んだ三次元 I C の製造手番 が大幅に短縮される。

4. 図面の簡単な説明

第1図は本発明に係る三次元ICの原理を示す 模式側断間図、

第2図は本発明の構造の一実施例を示す模式側 断聞図、

第3図(a)~(l)は本発明の製造方法の一実施例を 示す工程断面図、

第4図は斑鉱体ポストと回路配線とのコンタク トの形成方法を示す工程断面図、

第5図は本発明に係るPROMの構造を示す模式平面図(a)及び模式側断面図(b)、

第6図は本発明に係るマスクROMの回路図(a)、情報"I"の場合の模式側断面図(b)及び情報"0"の場合の模式側断面図(c)である。

図において、

- 1 は半導体基板、
- 2 a 、 2 b は半導体回路、
- 3 は絶縁膜、
- 4 は遊館体ポスト、

特開昭62-272556(9)

5 は被覆絶縁膜、


6、7は接続端子、

A は単位三次元I C 素子、


Bは単位三次元 I C 衆子の多取積層体を示す。

代理人 弁理士 并桁頁一





本発明の原理 E示了模式側断面図 第 | 図



本轮明の構造の一実施列の模式側断面図 第 2 図

